CB-55L（特性/基本规格)
特性
这些是尖端的以55nm CMOS工艺技术为基础的基本单元IC。采用带有高k绝缘层的晶体管，可实现低泄漏电流与高速操作。与传统CB-90相比，泄漏电流降低25%～50%，1.0 V操作的功耗降低约60%，1.2 V操作时的操作速度增加了约20%，芯片尺寸达到同等功能LSI的约一半左右。提供的IP内核装有PLL、A/D转换器与其他部件，IP内核带有USB 2.0、JPEG、DDR/DDR2与SDRAM 接口，最适合于数码相机、数码摄像机等携带终端，CB-55L最适合于低功耗携带终端的系统开发。
基本规格
|
系列名
|
CB-55L (1.0V)
|
CB-55L (1.2V)
|
|
产品名称
|
µPDxxxxxx
|
|
技术
|
55nm CMOS工艺
|
|
电源电压
|
内部
|
1.0±0.1 V
|
1.2±0.1 V
|
|
I/O模块
|
3.3±0.3 V 或 2.5±0.2 V 或 1.8±0.15 V
|
|
可安放门（最小级）*1
|
5M 门
|
|
可安放门（最大级）*1
|
100M 门
|
|
最大系统频率
|
233 MHz
|
450 MHz
|
|
功耗*2
|
1.2 nW/兆赫兹/门
|
1.7 nW/兆赫兹/门
|
|
存储器（容量）
|
1端口 SRAM
|
2至128位, 16字至16K字
|
|
2端口 (1R+1W) SRAM
|
2至128位, 32字至32K字
|
|
2端口 (1RW+1RW) SRAM
|
2至128位, 16字至8K字
|
|
ROM
|
2至128位, 128字至128K字
|
|
封装
|
FPBGA, PBGA, FCBGA
|
|
注（*）
- 当芯片上只安放逻辑门时，可安放门是可用门（平均值）的最大值。该数字会根据电路配置和所用核的类型和数量大幅度变化。
- 工作比率:0.35
|
|
网页指南
LEGAL
最新之产品资料, 请参阅英文版。