CB-55L 介绍
最新的基本单元IC采用了尖端的55 nm节点工艺
实现尖端55nm节点工艺的日电电子，计划于2007年发布最新的基本单元IC的CB-55L。在产品中实现尖端55nm节点工艺不仅包括不同于传统工艺的LSI设计，也需要高质量、可靠性与稳定性的LSI。通过广泛使用尖端的55nm节点工艺，日电电子相信，将为客户提供安心的开发环境并对LSI开发～出货提供始终如一的支持。自2007年1月开始接受订单，计划于2Q (CY) 2008开始大规模生产。
低功耗/低泄漏电流/小型芯片尺寸
- 装有高k晶体管，使用HfSiOx (硅酸铪)层作为高介电恒定(高k) 选通电极绝缘层，这些晶体管实现了低泄漏电流与快速操作。
- 采用最适合于技术节点的配线。这些芯片通过降低配线间距实现了更小的尺寸，并通过减少配线容量而降低了功耗。
|
配有大容量存储
- eDRAM 产品系列 用于LSI的eDRAM系列产品需要单一装置与大容量内存，CB-55L具有eDRAM (嵌入式DRAM)的性能(通过原来产品积累的大量技术经验)。
- 用于LSI的小型SRAM需要多个低容量的内存装置，小型SRAM装置具有0.446 µ；m²的单元尺寸。
|
通过抑制变动实现稳定供给
- 利用浸式曝光技术，通过用高折射液体填充物镜与晶片之间的空间，可改进传统干式曝光的分辨率，实现稳定供给。
- 采用最新的DFM技术，利用DFM (制造设计)技术，比如线路/栅格布局技术，可进一步抑制变动实现稳定供给。
|
55 nm节点工艺的效果
为了改进电路的性能，可采用提高操作频率(速度)与扩大电路规模以及执行并行处理的方法。通过工艺优化提高了密度并降低了功耗，在降低LSI功耗方面，通过电路规模加倍以及执行并行处理比传统产品获得的2倍操作频率更为有效。
通过尖端的设计环境减少过多的设计余量
通过广泛地采用55nm节点工艺，日电电子将以更好的技术对55nm产品提供尖端的设计环境。这有助于降低设计余量，使55 nm工艺发挥最大效力。
从开发到出货，提供始终如一的支持
即使是55nm节点工艺产品，日电电子也可从设计、扩散、组装等所有出货测试提供始终如一的内部支持。利用这一工艺，我们可保证高质量并稳定供给LSI。通过统一的内部开发，可实现客户所需的封装LSI的可靠性。
|
网页指南
LEGAL
最新之产品资料, 请参阅英文版。