CBLite™ （特性/基本规格)
特性
目前，基本单元ICs 在管脚布局、安放IP组件等方面能以相当高的自由度进行设计。然而，这也意味着，必须对每种IC型号的实际特性进行研究，加上专用IP核、制造夹具等的开发，这些因素会增加开发成本。因此，日电电子也提供CBLite产品，此产品限制了固定的电源引脚和PLL引脚，且仅使用已具有实际用例的IP核和EDA工具。因此开发方法和生产线可以标准化。结果，开发成本（初期投资）可以大幅削减，基于单元的 ICs现在甚至可用于小批量生产的产品。
基本规格
|
系列名
|
CBLite-10VX
|
CBLite-12
|
|
产品名称
|
µPD858xx
|
µPD8008xx
|
|
技术
|
0.25 µm CMOS 工艺
|
0.15 µm CMOS 工艺
|
|
电源电压
|
内部
|
2.5 V
|
1.5 V
|
|
I/O模块
|
3.3 V 或 2.5 V
|
|
可安放门（最小级）*1
|
230 K 门
|
1,000 K 门
|
|
可安放门（最大级）*1
|
2M 门
|
3.4M 门
|
|
最大系统频率
|
80 MHz
|
133 MHz
|
|
电源消耗 注(工作比率: 0.35)
|
0.048 µmW/兆赫兹/门
|
0.013 µmW/兆赫兹/门
|
|
存储器类型
|
1端口 SRAM 2端口 (1R+1W) SRAM 2端口 (1RW+1RW) SRAM 2端口 Resister File ROM
|
1端口 SRAM 2端口 (1R+1W) SRAM 2端口 (1RW+1RW) SRAM 3端口(1W+2R) SRAM 6端口 (2W+4R) SRAM ROM
|
|
封装*2
|
QFP, PBGA, FPBGA
|
PBGA, FPBGA
|
|
可安放 IP 核*3
|
APLL: 达到2个 可安放pcs (skew, multiplication, SSCG) PCI, 5VTol, LVDS, PECL (输入)
|
|
引脚位置 (VDD, GND, PLL)
|
固定位置（可以配置额外电源， 安装了 2 个 PLLs）
|
|
注（*）
- 当芯片上只安放逻辑门时，可安放门是可用门（平均值）的最大值。该数字会根据电路配置和所用核的类型和数量大幅度变化。
- QFP 包括 QFP(FP), QFP(FP)HSP, TQFT, 和 LQFP.
- CBLite 只接受有限范围的核。需要选用更多IP核的顾客，应选择一个常规的基于单元的IC而不是CBLite。
|
CBLite是日电电子的商标。
|
网页指南
LEGAL
最新之产品资料, 请参阅英文版。