eDRAM
嵌入式DRAM宏系列
联系日电，请求支持。
UX6LD (90 nm, 1.2 V)
|
存储容量
|
配置
(字 x 位)*1
|
随机存取
周期 (tRCK)*2
|
VDD
|
Tj
|
|
4兆位
|
32 Kw x 128 b
|
100 兆赫兹
|
1.2 V ± 0.1 V
|
0 °C 至 105 °C
|
|
8兆位
|
64 Kw x 128 b
|
100 兆赫兹
|
1.2 V ± 0.1 V
|
0 °C 至 105 °C
|
|
12兆位
|
48 Kw x 256 b
|
83 兆赫兹
|
1.2 V ± 0.1 V
|
0 °C 至 105 °C
|
|
注（*）
- 可根据客户需求进行定制配置。
- 最坏条件下的(tRCK)随机存储周期(tRCK)。VDD=1.1V，Tj=105(°C)并且位于加工边角处的最差情况下。
|
UX5D (130 nm, 1.2 V)
|
存储容量
|
配置
(字 x 位)*1
|
随机存取
周期 (tRCK)*2
|
VDD
|
Tj
|
|
9兆位
|
64 Kw x 144 b
|
200 兆赫兹
|
1.2 V ± 0.1 V
|
0 °C 至 105 °C
|
|
8兆位
|
64 Kw x 128 b
|
200 兆赫兹
|
1.2 V ± 0.1 V
|
0 °C 至 105 °C
|
|
8兆位
|
128 Kw x 64 b
|
200 兆赫兹
|
1.2 V ± 0.1 V
|
0 °C 至 105 °C
|
|
2.25兆位
|
16 Kw x 144 b
|
200 兆赫兹
|
1.2 V ± 0.1 V
|
0 °C 至 105 °C
|
|
注（*）
- 可根据客户需求进行定制配置。
- 最坏条件下的(tRCK)随机存储周期(tRCK)。VDD=1.1V，Tj=105(°C)并且位于加工边角处的最差情况下。
|
UX4D (150 nm, 1.5 V)
|
存储容量
|
配置
(字 x 位)*1
|
随机存取
周期 (tRCK)*2
|
VDD
|
Tj
|
|
8兆位
|
64 Kw x 128 b
|
143 兆赫兹
|
1.5 V ± 0.1 V
|
0 °C 至 105 °C
|
|
8兆位
|
128 Kw x 64 b
|
100 兆赫兹
|
1.5 V ± 0.1 V
|
0 °C 至 105 °C
|
|
4兆位
|
64 Kw x 64 b
|
100 兆赫兹
|
1.5 V ± 0.1 V
|
0 °C 至 105 °C
|
|
注（*）
- 可根据客户需求进行定制配置。
- 最坏条件下的(tRCK)随机存储周期(tRCK)。VDD=1.4V，Tj=105(°C)并且位于加工边角处的最差情况下。
|
|
网页指南
LEGAL
最新之产品资料, 请参阅英文版。