设计流程

在实际设计一个日电电子门阵列时，需要有一个设计环境（设计工具）。日电电子支持 OPENCAD™门阵列设计环境，这个环境集成了日电电子的工具和商用工具。
门阵列开发流程大致上可以分为2种方法。

一种方法是使用日电电子所提供的功能块列表（库）中的必要项目，创建一个电路图。这种方法通常叫做电路示意图式的设计。
另一种方法是用高级语言（如 VHDL 或 Verilog HDL）描述所期望的电路结构，然后用逻辑合成工具将其转换成电路图。这种方法通常叫做由上至下式的设计。
为了检查所设计的电路图的功能是否能正常发挥，并了解相关的规格参数，可以使用预期值数据（叫做测试向量）进行模拟。日电电子已经准备了与芯片的实际运行情况相当的结果。这样就能有助于用户预防出现由于电路设计错误而导致芯片返工，可以缩短运转时间和NRE（开发成本）。日电电子还将多种要素技术结合到了一起，如EcCTS、PLL、BIST、扫描路径和边界扫描，从而实现“高性能”和“方便的测试技术”的目标。