概要

UltimateLowPower^TM

日电电子建立了特有的低功耗“UltimateLowPower”技术，针对移动终端领域的广泛应用，成功地大幅度削减了芯片的功耗。
与不使用这样的技术相比，不仅使待机功耗降低到了1/10以下，也可以降低导通时的功耗。

图1 日电电子低功率方案

因为随着器件尺寸的微细化，电源电压可以设定的很低，所以可以降低导通时的功耗。但是，在低电源电压下为了维持同样的性能，必须减小V_TH（阈值电压）和栅绝缘膜厚度，这样会引起待机时漏电的增加。特别是130nm以后的工艺，待机时的漏电增大是致命的问题。UltimateLowPower是可以在降低导通功耗的同时又可以降低待机功耗的崭新技术。

图2 CMOS耗散功率的组成

UltimateLowPower的三项技术

采用UltimateLowPower的以下三项技术的新器件结构和电路技术，可以明显降低功耗。

这样，UltimateLowPower集中了电路技术和器件技术的优势实现了芯片的低功耗。65nm产品中导入了最佳化体偏压设计和监控电路技术、55nm产品采用了High-k绝缘膜，最终成功地达到了低功耗化。

图3 日电电子低功率战略

最恰当的应用方法

低功耗化固然是很重要的要素，但通常需要折中考虑功耗和性能两方面的需求。利用UltimateLowPower的各种技术，针对从非常重视低待机功耗的移动终端领域到强调高运行速度的服务器领域，计算出各类应用的功耗与性能的最佳平衡需求，都可以降低待机时的电力消耗。

图4 应用